軟件介紹

Modelsim特別版是一款功能十分強大的編程編譯軟件，有著優秀的HDL語言仿真功能，易于使用、統一調試，支持VHDL，Verilog，SystemVerilog等多種混合語言，提供全面完善以及高性能的驗證功能，可以批量或交互模式運行。

軟件特色

1、統一的混合語言模擬引擎，易于使用和性能

2、支持的Verilog，SystemVerilog的設計，VHDL和SystemC對復雜的設計環境的有效核查

3、快速調試，易于使用，多語言調試環境

4、高級代碼覆蓋和分析 工具，可快速覆蓋范圍

5、交互式和后期模擬調試可用，因此兩者都使用相同的調試環境

6、Modelsim特別版強大的波形 比較，便于分析差異和錯誤

7、統一覆蓋數據庫，具有完整的交互式和HTML報告和處理功能，可以在整個項目中理解和調試覆蓋范

8、與HDL Designer和HDL Author相結合，可實現完整的設計創建，項目管理和可視化功能

軟件功能

一、高級代碼覆蓋率

ModelSim的高級代碼覆蓋功能和易用性降低了利用這一寶貴驗證資源的障礙。

ModelSim高級代碼覆蓋功能為系統驗證提供了有價值的指標。所有覆蓋信息都存儲在統一覆蓋數據庫（UCDB）中，該數據庫用于收集和管理高效數據庫中的所有覆蓋信息�？梢允褂梅治龃�碼覆蓋率數據的覆蓋實用程序，例如合并和測試排名。覆蓋結果可以交互式查看，模擬后或多次模擬運行合并后查看。代碼覆蓋度量可以按實例或設計單位報告，從而提供管理覆蓋數據的靈活性。

二、混合HDL仿真

ModelSim將仿真性能和容量與模擬多個模塊和系統以及實現ASIC門級別簽核所需的代碼覆蓋和調試功能相結合。全面支持Verilog，SystemVerilog for Design，VHDL和SystemC為單語言和多語言設計驗證環境提供了堅實的基礎。ModelSim易于使用且統一的調試和仿真環境為當今的FPGA設計人員提供了他們不斷增長的高級功能以及使他們的工作高效的環境。

三、有效的調試環境

ModelSim調試環境為Verilog，VHDL和SystemC提供了廣泛的直觀功能，使其成為ASIC和FPGA設計的首選。

ModelSim通過智能設計的調試環境簡化了發現設計缺陷的過程。ModelSim調試環境有效地顯示設計數據，以便分析和調試所有語言。

ModelSim允許在保存結果的仿真后以及實時仿真運行期間使用許多調試和分析功能。例如，coverage查看器使用代碼覆蓋率結果分析和注釋源代碼，包括FSM狀態和轉換，語句，表達式，分支和切換覆蓋率。

信號值可以在源窗口中注釋并在波形查看器中查看，通過對象及其聲明之間以及訪問文件之間的超鏈接導航簡化調試導航。

可以在列表和波形窗口中分析競爭條件，增量和事件活動�？梢暂p松定義用戶定義的枚舉值，以便更快地了解模擬結果。為了提高調試效率，ModelSim還具有圖形和文本數據流功能。

ModelSim與Mentor的旗艦模擬器Questa共享一個共同的前端和用戶界面。這樣，如果客戶需要更高的性能并支持高級驗證功能，則可以輕松升級到Questa。

Modelsim特別版怎么仿真

1、單擊File，將鼠標移至New，選擇Project...，出現如圖所示的對話框。上邊的紅框填寫你要建立的工程名稱，比如我們要點亮一個led，就建立一個工程名為led的工程。下邊的紅框是指你要把工程建立在什么位置。其余的選項默認即可。點擊ok。

2、接下來，點擊Create new File，在彈出的對話框中填寫文件名，比如led.v，add file as type，選擇verilog，點擊ok。因為我們要用Modelsim仿真，一般要有測試文件，再添加一個即可，和添加led.v步驟一樣。我起名為tb_led.v。

3、分別雙擊文件名，進入編輯模式。編寫代碼。保存后，將鼠標放在其中一個文件，右鍵，compile->compile all。編譯通過后，會提示

# Compile of tb_led.v was successful.

# 2 compiles, 0 failed with no errors.

就可以進行仿真了。

4、點擊Simulate->start Simulation。記得把optimizationqian2的勾選去掉，點擊work前的加號，選擇測試文件，比如我寫的是tb_led.v。ok。

出現wave，現在把波形加進去。在 tb_led文件右鍵 Add->To wave ->All items in design。開始運行仿真，點擊像一本書旁邊帶雙箭頭的圖標。再點擊放大鏡可以調節波形的時間軸的坐標。最后的仿真波形如圖。希望對你們有幫助。

Modelsim特別版怎么打開工程

1、選擇左上角的file-project-new project（文件-工程-新建工程選擇），然后進入相關的界面，你會看到要新建工程的界面。

2、在要新建工程的界面中輸入你新建工程的名稱以及保存的目錄，這個地方你要設置好，注意設置的目錄和工程名稱，方便你后面進行尋找。

3、你新建工程完畢或，可以新建verilog文件（用于編寫工程代碼或者測試代碼），然后把這些文件加入到當前的工程，選擇new-source-verilog，然后就新建了文件。

4、下面是我新建的兩個文件，主要用于測試與非門的功能，然后你可以進行其他功能代碼的編輯，編輯好之后別忘了保存。

Modelsim特別版安裝方法

1、在本站下載Modelsim特別版安裝包

2、使用壓縮軟件進行解壓（推薦使用winrar）

3、點擊exe文件開始安裝

4、選擇軟件安裝目錄，默認為“C:\modeltech64_2019.2”，也可以點瀏覽修改，然后點下一步

5、根據提示創建目錄，點next

6、彈出協議界面，仔細閱讀，點同意

7、進入軟件安裝，等待安裝完成就可以了。